上一篇我們談了為什麼創立 Arvinsa。這篇談平台本身。
Arvinsa Chip AI Platform 不是一個聊天機器人，也不是單點工具。它是一層嵌入既有設計流程的 AI 基礎建設：把規格轉成設計產物，檢查這些產物，再把結果回饋給下一輪決策。
三層架構
平台可以拆成三層：
| 層級 | 角色 | 主要內容 |
|---|---|---|
| 應用層 | 對接設計流程 | 架構探索、SoC 整合、設計驗證、Middle-end |
| 引擎層 | Arvinsa Engine | 規格解析、產生、檢查、回饋 |
| 基礎層 | 模型與部署 | 半導體領域 LLM、私有部署、EDA 工具連接 |
下面依照資料流動的順序，從規格一路說明到回饋。
起點：一份規格
所有工作都從一份規格開始。它描述這顆晶片或這個 IP 要做什麼，我們把它當作整個流程唯一的真實來源（golden source）。
在傳統流程裡，同一份規格會被不同團隊各自解讀。架構團隊寫效能模型，驗證團隊寫測試環境，設計團隊寫 RTL。三份產物各自維護，規格一改，就得靠人工逐一同步。
在平台上，這三種產物都從同一份規格產生：
- SystemC / TLM 模型，用於效能分析與早期軟體開發
- UVM 驗證環境，包含 agent、scoreboard 與 coverage
- RTL，可合成的硬體描述
因為源頭相同，它們從一開始就是一致的。規格改了就重新產生，而不是手動修改三份產物。
引擎：產生之後一定要檢查
語言模型會犯錯，這是設計平台時必須正視的前提。
所以 Arvinsa Engine 不只負責產生。每一份產出都要經過一層自動檢查，我們稱為 oracle。它包含編譯與 lint、模擬結果、與規格的比對，以及不同產物之間的交叉比對。通過檢查的結果，才會交給工程師審查。
工程師的審查點是明確設計好的。AI 提出結果與依據，工程師決定接受、修改或退回。每一個決定都會留下紀錄，可以追溯回規格的對應段落。
回饋：讓架構決策形成迴圈
產物產生之後，平台會把後段的 PPA（功耗、效能、面積）分析結果帶回架構階段。
這形成一個架構決策迴圈：提出一個架構想法，很快就能看到它在效能與 PPA 上的代價，再決定下一步。這個迴圈越短，團隊在同樣的時間內能比較的方案就越多。
基礎層：模型與資料留在你的環境
最底層提供平台運作所需的基礎：
- 半導體領域 LLM：針對晶片設計、驗證與 EDA 工具的語言與格式進行微調。
- 私有部署：支援地端、VPC 與完全離線（air-gapped）環境，模型與設計資料都不離開客戶的網路。
- EDA 工具連接：串接客戶現有的 EDA 工具、腳本與資料，不需要替換既有流程。
下一篇，我們會看平台在四個設計環節裡實際做了什麼。
Arvinsa 技術文章系列
- 我們為什麼創立 Arvinsa
- Arvinsa Chip AI Platform 的架構（本篇）
- 從架構探索到 Middle-end：AI 加速晶片開發的四個環節